Facebook Sharer
选择您要替换的背景颜色:
【农历新年】背景图片:
个性化设定
 注册  找回密码
楼主: M@chi
打印 上一主题 下一主题

[转贴]完整processes参数大全

[复制链接]

8

主题

2

好友

1万

积分

荣誉会员

Holidays~

Rank: 50Rank: 50Rank: 50Rank: 50Rank: 50

11#
发表于 2007-1-8 09:09 PM |只看该作者
什么是CPU倍频


什么是CPU倍频?

  CPU的倍频,全称是倍频系数。CPU的核心工作频率与外频之间存在着一个比值关系,这个比值就是倍频系数,简称倍频。理论上倍频是从1.5一直到无限的,但需要注意的是,倍频是以0.5为一个间隔单位。外频与倍频相乘就是主频,所以其中任何一项提高都可以使CPU的主频上升。

  原先并没有倍频概念,CPU的主频和系统总线的速度是一样的,但CPU的速度越来越快,倍频技术也就应允而生。它可使系统总线工作在相对较低的频率上,而CPU速度可以通过倍频来无限提升。那么CPU主频的计算方式变为:主频 = 外频 x 倍频。也就是倍频是指CPU和系统总线之间相差的倍数,当外频不变时,提高倍频,CPU主频也就越高。

    一个CPU默认的倍频只有一个,主板必须能支持这个倍频。因此在选购主板和CPU时必须注意这点,如果两者不匹配,系统就无法工作。此外,现在CPU的倍频很多已经被锁定,无法修改。

什么是CPU外频


什么是CPU外频?

    外频是CPU乃至整个计算机系统的基准频率,单位是MHz(兆赫兹)。在早期的电脑中,内存与主板之间的同步运行的速度等于外频,在这种方式下,可以理解为CPU外频直接与内存相连通,实现两者间的同步运行状态。对于目前的计算机系统来说,两者完全可以不相同,但是外频的意义仍然存在,计算机系统中大多数的频率都是在外频的基础上,乘以一定的倍数来实现,这个倍数可以是大于1的,也可以是小于1的。

    说到处理器外频,就要提到与之密切相关的两个概念:倍频与主频,主频就是CPU的时钟频率;倍频即主频与外频之比的倍数。主频、外频、倍频,其关系式:主频=外频×倍频。

    在486之前,CPU的主频还处于一个较低的阶段,CPU的主频一般都等于外频。而在486出现以后,由于CPU工作频率不断提高,而PC机的一些其他设备(如插卡、硬盘等)却受到工艺的限制,不能承受更高的频率,因此限制了CPU频率的进一步提高。因此出现了倍频技术,该技术能够使CPU内部工作频率变为外部频率的倍数,从而通过提升倍频而达到提升主频的目的。倍频技术就是使外部设备可以工作在一个较低外频上,而CPU主频是外频的倍数。

    在Pentium时代,CPU的外频一般是60/66MHz,从Pentium Ⅱ 350开始,CPU外频提高到100MHz,目前CPU外频已经达到了200MHz。由于正常情况下外频和内存总线频率相同,所以当CPU外频提高后,与内存之间的交换速度也相应得到了提高,对提高电脑整体运行速度影响较大。

    外频与前端总线(FSB)频率很容易被混为一谈。前端总线的速度指的是CPU和北桥芯片间总线的速度,更实质性的表示了CPU和外界数据传输的速度。而外频的概念是建立在数字脉冲信号震荡速度基础之上的,也就是说,100MHz外频特指数字脉冲信号在每秒钟震荡一万万次,它更多的影响了PCI及其他总线的频率。之所以前端总线与外频这两个概念容易混淆,主要的原因是在以前的很长一段时间里(主要是在Pentium 4出现之前和刚出现Pentium 4时),前端总线频率与外频是相同的,因此往往直接称前端总线为外频,最终造成这样的误会。随着计算机技术的发展,人们发现前端总线频率需要高于外频,因此采用了QDR(Quad Date Rate)技术,或者其他类似的技术实现这个目的。这些技术的原理类似于AGP的2X或者4X,它们使得前端总线的频率成为外频的2倍、4倍甚至更高,从此之后前端总线和外频的区别才开始被人们重视起来。

    一个CPU默认的外频只有一个,主板必须能支持这个外频。因此在选购主板和CPU时必须注意这点,如果两者不匹配,系统就无法工作。此外,现在CPU的倍频很多已经被锁定,所以超频时经常需要超外频。外频改变后系统很多其他频率也会改变,除了CPU主频外,前端总线频率、PCI等各种接口频率,包括硬盘接口的频率都会改变,都可能造成系统无法正常运行。当然有些主板可以提供锁定各种接口频率的功能,对成功超频有很大帮助。超频有风险,甚至会损坏计算机硬件。


回复

使用道具 举报

8

主题

2

好友

1万

积分

荣誉会员

Holidays~

Rank: 50Rank: 50Rank: 50Rank: 50Rank: 50

12#
发表于 2007-1-8 09:09 PM |只看该作者
CPU接口类型


CPU接口类型:CPU需要通过某个接口与主板连接的才能进行工作。CPU经过这么多年的发展,采用的接口方式有引脚式、卡式、触点式、针脚式等。而目前CPU的接口都是针脚式接口,对应到主板上就有相应的插槽类型。CPU接口类型不同,在插孔数、体积、形状都有变化,所以不能互相接插。

CPU接口:Socket AM2
    Socket AM2是2006年5月底发布的支持DDR2内存的AMD64位桌面CPU的接口标准,具有940根CPU针脚,支持双通道DDR2内存。虽然同样都具有 940根CPU针脚,但Socket AM2与原有的Socket 940在针脚定义以及针脚排列方面都不相同,并不能互相兼容。目前采用Socket AM2接口的有低端的Sempron、中端的Athlon 64、高端的Athlon 64 X2以及顶级的Athlon 64 FX等全系列AMD桌面CPU,支持200MHz外频和1000MHz的HyperTransport总线频率,支持双通道DDR2内存,其中 Athlon 64 X2以及Athlon 64 FX最高支持DDR2 800,Sempron和Athlon 64最高支持DDR2 667。。按照AMD的规划,Socket AM2接口将逐渐取代原有的Socket 754接口和Socket 939接口,从而实现桌面平台CPU接口的统一。

CPU接口:Socket S1
    Socket S1是2006年5月底发布的支持DDR2内存的AMD64位移动CPU的接口标准,具有638根CPU针脚,支持双通道DDR2内存,这是与只支持单通道DDR内存的移动平台原有的Socket 754接口的最大区别。目前采用Socket S1接口的有低端的Mobile Sempron和高端的Turion 64 X2。按照AMD的规划,Socket S1接口将逐渐取代原有的Socket 754接口从而成为AMD移动平台的标准CPU接口。

CPU接口:Socket F
    Socket F是AMD于2006年第三季度发布的支持DDR2内存的AMD服务器/工作站CPU的接口标准,首先采用此接口的是Santa Rosa核心的LGA封装的Opteron。与以前的Socket 940接口CPU明显不同,Socket F与Intel的Socket 775和Socket 771倒是基本类似。Socket F接口CPU的底部没有传统的针脚,而代之以1207个触点,即并非针脚式而是触点式,通过与对应的Socket F插槽内的1207根触针接触来传输信号。Socket F接口不仅能够有效提升处理器的信号强度、提升处理器频率,同时也可以提高处理器生产的良品率、降低生产成本。Socket F接口的Opteron也是AMD首次采用LGA封装,支持ECC DDR2内存。按照AMD的规划,Socket F接口将逐渐取代Socket 940接口。

CPU接口:Socket 771
    Socket 771是Intel2005年底发布的双路服务器/工作站CPU的接口标准,目前采用此接口的有采用LGA封装的Dempsey核心的Xeon 5000系列和Woodcrest核心的Xeon 5100系列。与以前的Socket 603和Socket 604明显不同,Socket 771与桌面平台的Socket 775倒还基本类似,Socket 771接口CPU的底部没有传统的针脚,而代之以771个触点,即并非针脚式而是触点式,通过与对应的Socket 771插槽内的771根触针接触来传输信号。Socket 771接口不仅能够有效提升处理器的信号强度、提升处理器频率,同时也可以提高处理器生产的良品率、降低生产成本。Socket 771接口的CPU全部都采用LGA封装。按照Intel的规划,除了Xeon MP仍然采用Socket 604接口之外,Socket 771接口将取代双路Xeon(即Xeon DP)目前所采用的Socket 603接口和Socket 604接口。

CPU接口:Socket 479
    Socket 479的用途比较专业,是2003年3月发布的Intel移动平台处理器的专用接口,具有479根CPU针脚,采用此接口的有Celeron M系列(不包括Yonah核心)和Pentium M系列,而此两大系列CPU已经面临被淘汰的命运。Yonah核心的Core Duo、Core Solo和Celeron M已经改用了不兼容于旧版Socket 478的新版Socket 478接口。

CPU接口:Socket 478
  最初的Socket 478接口是早期Pentium 4系列处理器所采用的接口类型,针脚数为478针。Socket 478的Pentium 4处理器面积很小,其针脚排列极为紧密。英特尔公司的Pentium 4系列和P4 赛扬系列都采用此接口,目前这种CPU已经逐步退出市场。
    但是,Intel于2006年初推出了一种全新的Socket 478接口,这种接口是目前Intel公司采用Core架构的处理器Core Duo和Core Solo的专用接口,与早期桌面版Pentium 4系列的Socket 478接口相比,虽然针脚数同为478根,但是其针脚定义以及电压等重要参数完全不相同,所以二者之间并不能互相兼容。随着Intel公司的处理器全面向 Core架构转移,今后采用新Socket 478接口的处理器将会越来越多,例如即将推出的Core架构的Celeron M也会采用此接口。

CPU接口:Socket 775(LGA775)
  Socket 775又称为Socket T,是目前应用于Intel LGA775封装的CPU所对应的接口,目前采用此种接口的有LGA775封装的单核心的Pentium 4、Pentium 4 EE、Celeron D以及双核心的Pentium D和Pentium EE等CPU。与以前的Socket 478接口CPU不同,Socket 775接口CPU的底部没有传统的针脚,而代之以775个触点,即并非针脚式而是触点式,通过与对应的Socket 775插槽内的775根触针接触来传输信号。Socket 775接口不仅能够有效提升处理器的信号强度、提升处理器频率,同时也可以提高处理器生产的良品率、降低生产成本。随着Socket 478的逐渐淡出,Socket 775已经成为Intel桌面CPU的标准接口。

CPU接口:Socket 754
  Socket 754是2003年9月AMD64位桌面平台最初发布时的CPU接口,具有754根CPU针脚,只支持单通道DDR内存。目前采用此接口的有面向桌面平台的Athlon 64的低端型号和Sempron的高端型号,以及面向移动平台的Mobile Sempron、Mobile Athlon 64以及Turion 64。随着AMD从2006年开始全面转向支持DDR2内存,桌面平台的Socket 754将逐渐被Socket AM2所取代从而使AMD的桌面处理器接口走向统一,而与此同时移动平台的Socket 754也将逐渐被具有638根CPU针脚、支持双通道DDR2内存的Socket S1所取代。Socket 754在2007年底完成自己的历史使命从而被淘汰,其寿命反而要比一度号称要取代自己的Socket 939要长得多。

CPU接口:Socket 939
  Socket 939是AMD公司2004年6月才推出的64位桌面平台接口标准,具有939根CPU针脚,支持双通道DDR内存。目前采用此接口的有面向入门级服务器 /工作站市场的Opteron 1XX系列以及面向桌面市场的Athlon 64以及Athlon 64 FX和Athlon 64 X2,除此之外部分专供OEM厂商的Sempron也采用了Socket 939接口。Socket 939处理器和与过去的Socket 940插槽是不能混插的,但是Socket 939仍然使用了相同的CPU风扇系统模式。随着AMD从2006年开始全面转向支持DDR2内存,Socket 939被Socket AM2所取代,在2007年初完成自己的历史使命从而被淘汰,从推出到被淘汰其寿命还不到3年。

CPU接口:Socket 940
  Socket 940是最早发布的AMD64位CPU的接口标准,具有940根CPU针脚,支持双通道ECC DDR内存。目前采用此接口的有服务器/工作站所使用的Opteron以及最初的Athlon 64 FX。随着新出的Athlon 64 FX以及部分Opteron 1XX系列改用Socket 939接口,所以Socket 940已经成为了Opteron 2XX全系列和Opteron 8XX全系列以及部分Opteron 1XX系列的专用接口。随着AMD从2006年开始全面转向支持DDR2内存,Socket 940也会逐渐被Socket F所取代,完成自己的历史使命从而被淘汰。

CPU接口:Socket 603
  Socket 603的用途比较专业,应用于Intel方面高端的服务器/工作站平台,采用此接口的CPU是Xeon MP和早期的Xeon,具有603根CPU针脚。Socket 603接口的CPU可以兼容于Socket 604插槽。

CPU接口:Socket 604
  与Socket 603相仿,Socket 604仍然是应用于Intel方面高端的服务器/工作站平台,采用此接口的CPU是533MHz和800MHz FSB的Xeon。Socket 604接口的CPU不能兼容于Socket 603插槽。


回复

使用道具 举报

8

主题

2

好友

1万

积分

荣誉会员

Holidays~

Rank: 50Rank: 50Rank: 50Rank: 50Rank: 50

13#
发表于 2007-1-8 09:10 PM |只看该作者
CPU针脚数


CPU针脚数:

  目前CPU都采用针脚式接口与主板相连,而不同的接口的CPU在针脚数上各不相同。CPU接口类型的命名,习惯用针脚数来表示,比如目前 Pentium 4系列处理器所采用的Socket 478接口,其针CPU脚数就为478针;而Athlon XP系列处理器所采用的Socket 939接口,其CPU针脚数就为939针。

    原则上CPU性能的好坏和针脚数的多少是没有关系的,而且CPU针脚也并不是每个针脚都是起作用的,也就是说其实CPU上还有些针脚是没有任何作用的“摆设”,是闲置起的。这是因为CPU厂商在设计CPU时,必然会考虑到今后一段时间内的功能扩展和性能提高,而会预留一些暂时不起作用的针脚以便今后改进。不过随着CPU技术的发展,需要越来越多的CPU针脚以实现更丰富的功能以及更高的性能,例如集成双通道内存控制器所需要的针脚数量就要比只集成单通道内存控制器所需要的针脚数要多得多,因此总的来说CPU针脚数有越来越多的趋势,基本上可以认为针脚多的CPU其架构也越先进。但是任何事物都不是绝对的,例如AMD在移动平台上用来取代Socket 754的Socket S1其针脚数反而从754根减少到了638根。

接口类型          针脚数
Socket 771          771
Socket AM2          940
Socket S1          638
Socket F          1207
Socket 479          479
Socket 775          775
Socket 939          939
Socket 754          754
Socket 940          940
Socket 478          478
Socket 423          423
Socket 604          604
Socket 603          603
Socket A          462
Socket 370          370


一级缓存


即L1 Cache。集成在CPU内部中,用于CPU在处理数据过程中数据的暂时保存。由于缓存指令和数据与CPU同频工作,L1级高速缓存缓存的容量越大,存储信息越多,可减少CPU与内存之间的数据交换次数,提高CPU的运算效率。但因高速缓冲存储器均由静态RAM组成,结构较复杂,在有限的CPU芯片面积上,L1级高速缓存的容量不可能做得太大。


回复

使用道具 举报

8

主题

2

好友

1万

积分

荣誉会员

Holidays~

Rank: 50Rank: 50Rank: 50Rank: 50Rank: 50

14#
发表于 2007-1-8 09:10 PM |只看该作者
二级缓存容量


CPU缓存(Cache Memoney)位于CPU与内存之间的临时存储器,它的容量比内存小但交换速度快。在缓存中的数据是内存中的一小部分,但这一小部分是短时间内CPU即将访问的,当CPU调用大量数据时,就可避开内存直接从缓存中调用,从而加快读取速度。由此可见,在CPU中加入缓存是一种高效的解决方案,这样整个内存储器(缓存+内存)就变成了既有缓存的高速度,又有内存的大容量的存储系统了。缓存对CPU的性能影响很大,主要是因为CPU的数据交换顺序和CPU与缓存间的带宽引起的。 

  缓存的工作原理是当CPU要读取一个数据时,首先从缓存中查找,如果找到就立即读取并送给CPU处理;如果没有找到,就用相对慢的速度从内存中读取并送给CPU处理,同时把这个数据所在的数据块调入缓存中,可以使得以后对整块数据的读取都从缓存中进行,不必再调用内存。

  正是这样的读取机制使CPU读取缓存的命中率非常高(大多数CPU可达90%左右),也就是说CPU下一次要读取的数据90%都在缓存中,只有大约10%需要从内存读取。这大大节省了CPU直接读取内存的时间,也使CPU读取数据时基本无需等待。总的来说,CPU读取数据的顺序是先缓存后内存。

  最早先的CPU缓存是个整体的,而且容量很低,英特尔公司从Pentium时代开始把缓存进行了分类。当时集成在CPU内核中的缓存已不足以满足CPU的需求,而制造工艺上的限制又不能大幅度提高缓存的容量。因此出现了集成在与CPU同一块电路板上或主板上的缓存,此时就把 CPU内核集成的缓存称为一级缓存,而外部的称为二级缓存。一级缓存中还分数据缓存(I-Cache)和指令缓存(D-Cache)。二者分别用来存放数据和执行这些数据的指令,而且两者可以同时被CPU访问,减少了争用Cache所造成的冲突,提高了处理器效能。英特尔公司在推出Pentium 4处理器时,还新增了一种一级追踪缓存,容量为12KB.

  随着CPU制造工艺的发展,二级缓存也能轻易的集成在CPU内核中,容量也在逐年提升。现在再用集成在CPU内部与否来定义一、二级缓存,已不确切。而且随着二级缓存被集成入CPU内核中,以往二级缓存与CPU大差距分频的情况也被改变,此时其以相同于主频的速度工作,可以为CPU提供更高的传输速度。

  二级缓存是CPU性能表现的关键之一,在CPU核心不变化的情况下,增加二级缓存容量能使性能大幅度提高。而同一核心的CPU高低端之分往往也是在二级缓存上有差异,由此可见二级缓存对于CPU的重要性。

  CPU在缓存中找到有用的数据被称为命中,当缓存中没有CPU所需的数据时(这时称为未命中),CPU才访问内存。从理论上讲,在一颗拥有二级缓存的CPU中,读取一级缓存的命中率为80%。也就是说CPU一级缓存中找到的有用数据占数据总量的80%,剩下的20%从二级缓存中读取。由于不能准确预测将要执行的数据,读取二级缓存的命中率也在80%左右(从二级缓存读到有用的数据占总数据的16%)。那么还有的数据就不得不从内存调用,但这已经是一个相当小的比例了。目前的较高端的CPU中,还会带有三级缓存,它是为读取二级缓存后未命中的数据设计的—种缓存,在拥有三级缓存的CPU中,只有约 5%的数据需要从内存中调用,这进一步提高了CPU的效率。

  为了保证CPU访问时有较高的命中率,缓存中的内容应该按一定的算法替换。一种较常用的算法是“最近最少使用算法”(LRU算法),它是将最近一段时间内最少被访问过的行淘汰出局。因此需要为每行设置一个计数器,LRU算法是把命中行的计数器清零,其他各行计数器加1。当需要替换时淘汰行计数器计数值最大的数据行出局。这是一种高效、科学的算法,其计数器清零过程可以把一些频繁调用后再不需要的数据淘汰出缓存,提高缓存的利用率。

  CPU产品中,一级缓存的容量基本在4KB到18KB之间,二级缓存的容量则分为128KB、256KB、512KB、1MB等。一级缓存容量各产品之间相差不大,而二级缓存容量则是提高CPU性能的关键。二级缓存容量的提升是由CPU制造工艺所决定的,容量增大必然导致CPU内部晶体管数的增加,要在有限的CPU面积上集成更大的缓存,对制造工艺的要求也就越高。

    双核心CPU的二级缓存比较特殊,和以前的单核心CPU相比,最重要的就是两个内核的缓存所保存的数据要保持一致,否则就会出现错误,为了解决这个问题不同的CPU使用了不同的办法:

Intel双核心处理器的二级缓存
    目前Intel的双核心CPU主要有Pentium D、Pentium EE、Core Duo三种,其中Pentium D、Pentium EE的二级缓存方式完全相同。Pentium D和Pentium EE的二级缓存都是CPU内部两个内核具有互相独立的二级缓存,其中,8xx系列的Smithfield核心CPU为每核心1MB,而9xx系列的 Presler核心CPU为每核心2MB。这种CPU内部的两个内核之间的缓存数据同步是依靠位于主板北桥芯片上的仲裁单元通过前端总线在两个核心之间传输来实现的,所以其数据延迟问题比较严重,性能并不尽如人意。
    Core Duo使用的核心为Yonah,它的二级缓存则是两个核心共享2MB的二级缓存,共享式的二级缓存配合Intel的“Smart cache”共享缓存技术,实现了真正意义上的缓存数据同步,大幅度降低了数据延迟,减少了对前端总线的占用,性能表现不错,是目前双核心处理器上最先进的二级缓存架构。今后Intel的双核心处理器的二级缓存都会采用这种两个内核共享二级缓存的“Smart cache”共享缓存技术。

AMD双核心处理器的二级缓存
    Athlon 64 X2 CPU的核心主要有Manchester和Toledo两种,他们的二级缓存都是CPU内部两个内核具有互相独立的二级缓存,其中,Manchester 核心为每核心512KB,而Toledo核心为每核心1MB。处理器内部的两个内核之间的缓存数据同步是依靠CPU内置的System Request Interface(系统请求接口,SRI)控制,传输在CPU内部即可实现。这样一来,不但CPU资源占用很小,而且不必占用内存总线资源,数据延迟也比Intel的Smithfield核心和Presler核心大为减少,协作效率明显胜过这两种核心。不过,由于这种方式仍然是两个内核的缓存相互独立,从架构上来看也明显不如以Yonah核心为代表的Intel的共享缓存技术Smart Cache。


回复

使用道具 举报

8

主题

2

好友

1万

积分

荣誉会员

Holidays~

Rank: 50Rank: 50Rank: 50Rank: 50Rank: 50

15#
发表于 2007-1-8 09:10 PM |只看该作者
超线程技术HT


CPU生产商为了提高CPU的性能,通常做法是提高CPU的时钟频率和增加缓存容量。不过目前CPU的频率越来越快,如果再通过提升CPU频率和增加缓存的方法来提高性能,往往会受到制造工艺上的限制以及成本过高的制约。

  尽管提高CPU的时钟频率和增加缓存容量后的确可以改善性能,但这样的CPU性能提高在技术上存在较大的难度。实际上在应用中基于很多原因, CPU的执行单元都没有被充分使用。如果CPU不能正常读取数据(总线/内存的瓶颈),其执行单元利用率会明显下降。另外就是目前大多数执行线程缺乏 ILP(Instruction-Level Parallelism,多种指令同时执行)支持。这些都造成了目前CPU的性能没有得到全部的发挥。因此,Intel则采用另一个思路去提高CPU的性能,让CPU可以同时执行多重线程,就能够让CPU发挥更大效率,即所谓“超线程(Hyper-Threading,简称“HT”)”技术。超线程技术就是利用特殊的硬件指令,把两个逻辑内核模拟成两个物理芯片,让单个处理器都能使用线程级并行计算,进而兼容多线程操作系统和软件,减少了CPU的闲置时间,提高的CPU的运行效率。

  采用超线程及时可在同一时间里,应用程序可以使用芯片的不同部分。虽然单线程芯片每秒钟能够处理成千上万条指令,但是在任一时刻只能够对一条指令进行操作。而超线程技术可以使芯片同时进行多线程处理,使芯片性能得到提升。

  超线程技术是在一颗CPU同时执行多个程序而共同分享一颗CPU内的资源,理论上要像两颗CPU一样在同一时间执行两个线程,P4处理器需要多加入一个Logical CPU Pointer(逻辑处理单元)。因此新一代的P4 HT的die的面积比以往的P4增大了5%。而其余部分如ALU(整数运算单元)、FPU(浮点运算单元)、L2 Cache(二级缓存)则保持不变,这些部分是被分享的。

  虽然采用超线程技术能同时执行两个线程,但它并不象两个真正的CPU那样,每各CPU都具有独立的资源。当两个线程都同时需要某一个资源时,其中一个要暂时停止,并让出资源,直到这些资源闲置后才能继续。因此超线程的性能并不等于两颗CPU的性能。

  英特尔P4 超线程有两个运行模式,Single Task Mode(单任务模式)及Multi Task Mode(多任务模式),当程序不支持Multi-Processing(多处理器作业)时,系统会停止其中一个逻辑CPU的运行,把资源集中于单个逻辑 CPU中,让单线程程序不会因其中一个逻辑CPU闲置而减低性能,但由于被停止运行的逻辑CPU还是会等待工作,占用一定的资源,因此Hyper- Threading CPU运行Single Task Mode程序模式时,有可能达不到不带超线程功能的CPU性能,但性能差距不会太大。也就是说,当运行单线程运用软件时,超线程技术甚至会降低系统性能,尤其在多线程操作系统运行单线程软件时容易出现此问题。

  需要注意的是,含有超线程技术的CPU需要芯片组、软件支持,才能比较理想的发挥该项技术的优势。目前支持超线程技术的芯片组包括如:英特尔 i845GE、PE及矽统iSR658 RDRAM、SiS645DX、SiS651可直接支持超线程;英特尔i845E、i850E通过升级BIOS后可支持;威盛P4X400、 P4X400A可支持,但未获得正式授权。操作系统如:Microsoft Windows XP、Microsoft Windows 2003,Linux kernel 2.4.x以后的版本也支持超线程技术。


回复

使用道具 举报

8

主题

2

好友

1万

积分

荣誉会员

Holidays~

Rank: 50Rank: 50Rank: 50Rank: 50Rank: 50

16#
发表于 2007-1-8 09:11 PM |只看该作者
HyperTransport


HyperTransport最初是AMD在1999年提出的一种总线技术,随着AMD64位平台的发布和推广,HyperTransport应用越来越广泛,也越来越被人们所熟知。

  HyperTransport是一种为主板上的集成电路互连而设计的端到端总线技术,它可以在内存控制器、磁盘控制器以及PCI总线控制器之间提供更高的数据传输带宽。HyperTransport采用类似DDR的工作方式,在400MHz工作频率下,相当于800MHz的传输频率。此外 HyperTransport是在同一个总线中模拟出两个独立数据链进行点对点数据双向传输,因此理论上最大传输速率可以视为翻倍,具有4、8、16及 32位频宽的高速序列连接功能。在400MHz下,双向4bit模式的总线带宽为0.8GB/sec,双向8bit模式的总线带宽为1.6GB/sec; 800MHz下,双向8bit模式的总线带宽为3.2GB/sec,双向16bit模式的总线带宽为6.4GB/sec,双向32bit模式的总线带宽为 12.8GB/sec。以400MHz下,双向4bit模式为例,带宽计算方法为400MHz×2×2×4bit÷8=0.8GB/sec。

  HyperTransport还有一大特色,就是当数据位宽并非32bit时,可以分批传输数据来达到与32bit相同的效果。例如16bit的数据就可以分两批传输,8bit的数据就可以分四批传输,这种数据分包传输的方法,给了HyperTransport在应用上更大的弹性空间。

  2004年2月,HyperTransport技术联盟(Hyper Transport Technology Consortium)又正式发布了HyperTransport 2.0规格,由于采用了Dual-data技术,使频率成功提升到了1.0GHz、1.2GHz和1.4GHz,数据传输带宽由每通道1.6Gb/sec 提升到了2.0GB/sec、2.4Gb/sec和2.8GB/sec,最大带宽由原来的12.8Gb/sec提升到了22.4GB/sec。

  当HyperTransport应用于内存控制器时,其实也就类似于传统的前端总线(FSB,Front Side Bus),因此对于将HyperTransport技术用于内存控制器的CPU来说,其HyperTransport的频率也就相当于前端总线的频率。

转贴自:happy-nets


回复

使用道具 举报

19

主题

0

好友

951

积分

青铜长老

Rank: 7Rank: 7Rank: 7Rank: 7Rank: 7Rank: 7Rank: 7

17#
发表于 2007-1-9 03:11 PM |只看该作者
哇!你的文章这么长啊...要读三天三夜咯..


回复

使用道具 举报

265

主题

6

好友

2万

积分

巅峰尊者

JJG陆叁久久

Rank: 17Rank: 17Rank: 17Rank: 17Rank: 17Rank: 17Rank: 17Rank: 17

18#
发表于 2007-1-9 10:29 PM |只看该作者
我没有空看勒..=.=
等我看完先..再考虑会不会加分..^^


回复

使用道具 举报

19

主题

0

好友

951

积分

青铜长老

Rank: 7Rank: 7Rank: 7Rank: 7Rank: 7Rank: 7Rank: 7

19#
发表于 2007-1-10 08:58 AM |只看该作者
原帖由 y0! 于 2007-1-9 10:29 PM 发表
我没有空看勒..=.=
等我看完先..再考虑会不会加分..^^

转贴也可以加分的啊?...那么我也快快去爬多多来咯....:a016:


回复

使用道具 举报

265

主题

6

好友

2万

积分

巅峰尊者

JJG陆叁久久

Rank: 17Rank: 17Rank: 17Rank: 17Rank: 17Rank: 17Rank: 17Rank: 17

20#
发表于 2007-1-10 04:44 PM |只看该作者
原帖由 ksl279 于 2007-1-10 08:58 AM 发表

转贴也可以加分的啊?...那么我也快快去爬多多来咯....:a016:

等我看完先..再考虑会不会加分


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

JBTALKS.CC |联系我们 |隐私政策 |Share

GMT+8, 2025-1-11 02:02 PM , Processed in 0.109076 second(s), 22 queries .

Powered by Discuz! X2.5

© 2001-2012 Comsenz Inc.

Ultra High-performance Dedicated Server powered by iCore Technology Sdn. Bhd.
Domain Registration | Web Hosting | Email Hosting | Forum Hosting | ECShop Hosting | Dedicated Server | Colocation Services
本论坛言论纯属发表者个人意见,与本论坛立场无关
Copyright © 2003-2012 JBTALKS.CC All Rights Reserved
合作联盟网站:
JBTALKS 马来西亚中文论坛 | JBTALKS我的空间 | ICORE TECHNOLOGY SDN. BHD.
回顶部